El principal objetivo de este proyecto ha sido la familiarización con el uso de los Sistemas en un Chip Programable (SOPC). Los SOPC consisten en sistemas completos basados en una o más CPUs, memoria y otros periféricos incluidos en único chip programable, es decir, un chip cuyo comportamiento puede ser modificado según la necesidad.Para trabajar con estos dispositivos, se buscaron aplicaciones de tratamiento digital, de modo que el procesamiento de datos mediante el hardware diseñado, tuviera ventajas evidentes frente al equivalente en software. Es más, se ha pretendido someter los datos a tratamientos no realizables mediante software.La aplicación que se ha querido llevar a cabo para este propósito consiste en la detección del movimiento de un objeto en una secuencia de imágenes para de este modo, mediante el cálculo de la posición de dicho objeto, poder interactuar con un PC del mismo modo que se hace con un ratón, pero con una cámara de video digital capturando los movimientos del usuario.El principal problema de los métodos de seguimiento de objetos en una secuencia de imágenes es la gran cantidad de información con la que se debe tratar para llevar a cabo dicho proceso. En este proyecto se han pretendido realizar este tipo de procesos minimizando la cantidad de información utilizada para aumentar la velocidad. Para ello se ha recurrido a la compresión de las imágenes capturadas.Dicha compresión consiste en la estructuración categórica de la información contenida en la imagen, de modo que solamente tratando los datos que se consideren de mayor importancia se pueda llevar a acabo la aplicación. Esta estructuración categórica de la información consiste en transformar a un dominio frecuencial las muestras capturadas. En este caso, la transformación que se ha llevado a cabo es la Transformación Discreta de Hartley (TDH).La TDH se ha implementado en hardware mediante la utilización de un sistema sistólico (un sistema compuesto de una gran cantidad de elementos de proceso muy simples que, interconectados entre si, permiten hacer operaciones más complejas) y se ha integrado en un SOPC, implementando sobre un chip programable FPGA de la familia APEX-20K de Altera Inc., utilizando una placa de desarrollo.Se ha conseguido asegurar el correo funcionamiento del sistema de compresión de imágenes mediante hardware a alta velocidad y se han sentado las bases para el desarrollo del proceso de seguimiento en posibles futuras aplicaciones.Con todo esto se han mostrado las ventajas que la utilización de la compresión de datos ofrecen respecto a los métodos tradicionales. Además se ha demostrado la ventaja de utilizar sistemas sistólicos para las aplicaciones muy específicas frente al uso de software en este campo. Por último se ha comprobado que la utilización de SOPCs para el desarrollo de prototipos de este tipo de aplicaciones resulta una buena opción.